最初に戻る
．．．．．．．． えーと インピーダンスの変化について いろんな書籍や試験場で聞いた話では４５度でのパターンに於ける インピーダンスの変化はほとんど無いとのこと 現在お客の協力で試作基板の隅に測定パターンを作り 基板が手元にくるのを楽しみにしています それは現実的な要素を加味したもので ４パターン作りました １：３０ｍｍの直線後０．７φランド０．４φスルーホールで 裏面にもぐり３０ｍｍの直線 ２：上でＶＩＡの代わりに０．６Ｘ２．０角ＰＡＤを置き 同じ層のみのパターン ３：ＰＡＤ形状を１．４φ０．８φスルーホールにしたもの ４：ＰＡＤ形状は同じでＰＡＤ前後２０ｍｍは故意にインピーダンスを ２倍にしたもの です．．．．．．．．． 前回 このような事を書いていました その後その基板を入手して早速精密工業試験場へ行きました 予測と結果です 反射率からインピーダンスを測れるのでとりあえずの判断にはなります 反射率グラフはありますがスキャナーを繋いでないのでＨＰでの 表現は今のところ出来ない状態です １：のパターンの目的はＶＩＡでのＺの変化および裏面パターンのＺの変化です 表パターンは単独で一本のみ裏面ＧＮＤべたです 裏面はＧＮＤべたに囲まれたパターンです ＶＩＡによってＺは上昇すると考えていましたが逆に下がってしまったようです 又 裏面は周囲をＧＮＤで囲まれているので（間隔０．２ｍｍ） 容量成分を多く持ち Ｚは下がりました 表パターンのＺは計算どうり１４０Ω 裏面はＧＮＤ付きコプレーナーの計算では９５Ω実測８０Ωです どう判断すべきか？ まあ方向はあっているというのが今の判断です
２：パターン途中にＳＯＰ ＰＡＤを置いた場合ですが 予測どうりＺはそのポイントで下がりました しかしその比率は大した事はありません まあ えくぼぐらいなものです 計算ではパターンＺが１４０に対してＳＯＰ部分は１３０オームですね ３：スルーホールＰＡＤを置いた場合 予想以上にＺの低下が大きいですね ＳＯＰ以上です おそらく実効パターン幅が増えてＣ成分が増えたのでしょう パターンが１４０に対してスルーホール部分は８０オームです ４：それではＰＡＤ部分のＺをパターンＺと同じにするためにと ラムバスで推奨しているＡ／Ｗテクニックを再現してみました これはＺが下がるＰＡＤ前後のパターンＺを一時的に上げるものです 実測でパターンが７０Ω ＰＡＤ前後で１４０Ω ＰＡＤで１００Ωになりました このパターンのみパターンＺは７０になるように設定しています ＰＡＤ前後の負荷パターン（ラムバスの言い方）を短く 又負荷パターンのＺをもう少し下げると ＰＡＤで７０Ωに持ってこれそうな感触を得ました 実際には本番のパラメータで再度実験しなければいけませんが
初めてネットワークアナライザーなるものを見て 操作はほとんどしませんでしたが（担当官が操作してくれた） とても面白い経験でした 興味があれば Ａ／Ｗ設計者もどんどん挑戦してみると良いですよ 本当にそう思います まあ もちろん只じゃありません 今回は４１００円払いましたが 机上の理論では得られない経験です 今回の実験は 巷の近似式と比較し 又実際の基板に使われるＶＩＡ、ＳＯＰ、ＤＩＰの 組み合わせでのＺの変化も観測するものでした なるべくＺの変化を抑えたいとの意向を含んでいますが また Ｚを積極的に変えて ノイズを抑えようとする考えもあります それについてはいずれまたＵＰＬＯＡＤします このサンプル基板製作に協力していただいた シムラ産業様と オフィスＫ様に感謝しています ついでに次回も頼みます 何時になるか解からないけど！ 最初に戻る