• 実測
    最初に戻る
    ........ えーと インピーダンスの変化について いろんな書籍や試験場で聞いた話では45度でのパターンに於ける インピーダンスの変化はほとんど無いとのこと 現在お客の協力で試作基板の隅に測定パターンを作り 基板が手元にくるのを楽しみにしています それは現実的な要素を加味したもので 4パターン作りました 1:30mmの直線後0.7φランド0.4φスルーホールで   裏面にもぐり30mmの直線 2:上でVIAの代わりに0.6X2.0角PADを置き   同じ層のみのパターン 3:PAD形状を1.4φ0.8φスルーホールにしたもの 4:PAD形状は同じでPAD前後20mmは故意にインピーダンスを   2倍にしたもの です......... 前回 このような事を書いていました その後その基板を入手して早速精密工業試験場へ行きました 予測と結果です 反射率からインピーダンスを測れるのでとりあえずの判断にはなります 反射率グラフはありますがスキャナーを繋いでないのでHPでの 表現は今のところ出来ない状態です 1:のパターンの目的はVIAでのZの変化および裏面パターンのZの変化です 表パターンは単独で一本のみ裏面GNDべたです 裏面はGNDべたに囲まれたパターンです VIAによってZは上昇すると考えていましたが逆に下がってしまったようです 又 裏面は周囲をGNDで囲まれているので(間隔0.2mm) 容量成分を多く持ち Zは下がりました 表パターンのZは計算どうり140Ω 裏面はGND付きコプレーナーの計算では95Ω実測80Ωです どう判断すべきか? まあ方向はあっているというのが今の判断です
    2:パターン途中にSOP PADを置いた場合ですが 予測どうりZはそのポイントで下がりました しかしその比率は大した事はありません まあ えくぼぐらいなものです 計算ではパターンZが140に対してSOP部分は130オームですね 3:スルーホールPADを置いた場合 予想以上にZの低下が大きいですね SOP以上です おそらく実効パターン幅が増えてC成分が増えたのでしょう パターンが140に対してスルーホール部分は80オームです 4:それではPAD部分のZをパターンZと同じにするためにと ラムバスで推奨しているA/Wテクニックを再現してみました これはZが下がるPAD前後のパターンZを一時的に上げるものです 実測でパターンが70Ω PAD前後で140Ω PADで100Ωになりました このパターンのみパターンZは70になるように設定しています PAD前後の負荷パターン(ラムバスの言い方)を短く 又負荷パターンのZをもう少し下げると PADで70Ωに持ってこれそうな感触を得ました 実際には本番のパラメータで再度実験しなければいけませんが
    初めてネットワークアナライザーなるものを見て 操作はほとんどしませんでしたが(担当官が操作してくれた) とても面白い経験でした 興味があれば A/W設計者もどんどん挑戦してみると良いですよ 本当にそう思います まあ もちろん只じゃありません 今回は4100円払いましたが 机上の理論では得られない経験です 今回の実験は 巷の近似式と比較し 又実際の基板に使われるVIA、SOP、DIPの 組み合わせでのZの変化も観測するものでした なるべくZの変化を抑えたいとの意向を含んでいますが また Zを積極的に変えて ノイズを抑えようとする考えもあります それについてはいずれまたUPLOADします このサンプル基板製作に協力していただいた シムラ産業様と オフィスK様に感謝しています ついでに次回も頼みます 何時になるか解からないけど! 最初に戻る
  •