８層板
最初に戻る
年末から年始にかけて８層板をやりました
但し 部品面積と基板面積がそれほど変わらない代物なので
部品面からＬ１と振った場合
Ｌ１−２ レーザーＶＩＡ
Ｌ２−Ｌ７ ブラインドＶＩＡ
Ｌ７−Ｌ８ レーザーＶＩＡ
Ｌ１−８ 全貫通ＶＩＡ
という仕様です
実際 部品配置をしている間は目眩がしたものです
部品配置しながら 本当に基板になるものなのか
ＣＡＤではどのように設定をすべきか
それなりに考え 実のところＤＲＥＡＭも改良を
加えてあります
ＴＯＰ１，ＴＯＰ２又はＢＯＴ，２間のみのレーザーＶＩＡでも
内層クリアランス、サーマルが発生する仕様になっているのですが
実際の基板では発生しては困るものです
そこでＣＡＤでＡ／Ｗをするため次の三案考えました
１：レーザーＶＩＡの内層クリアランス、サーマルを追加コマンドで
削除する
２：レーザーＶＩＡの孔径を０．０にする
３：内層クリアランス、サーマルを使わない
１：についてサーマルを削除するコマンドは付けてもらいました
しかしクリアランスを削除することは出来ませんでした
ＰＡＤデファインで孔径を設定してあると自動でクリアランスも
設定してしまいます
９９．９９％の基板では こうあるべきで 孔径があるのに
クリアランスが０なのは基板不良です
０．０１％の為に ９９，９９％を不良の危険性をおかすのは
本意ではありません
２：孔径を０．０にするのは我ながら良いアイデアでした
これではクリアランスは発生しません
サーマルもマニュアルでも自動でも発生しません
ＮＣ出力はこの層構成のＶＩＡのみ切り出して孔径を設定して
ＮＣ出力すれば言い訳で問題はありませんね
但しデータベースを読み込む際にチェックが効いていて
孔径は０．０の場合内層にチェックが入っているＰＡＤ、ＶＩＡの
内層ＰＡＤ，ＶＩＡ径を強引に０．０にしてしまうようになっています
これについては最新ＤＲＥＡＭでは読み込み時チェックを付け
孔径０．０ 内層チェックのあるＰＡＤ，ＶＩＡの内層ランド径を
０．０にするか、しないか の処理を通します
通常の基板の場合 なんの考慮もなく ＹＥＳで良いです
ビルドアップ仕様で２：の方法を取る場合
ＮＯでデータを読み込む必要があります
忘れてＹＥＳで読み込んだ場合 すぐなら元データを読み返せば良いですが
作業を進めてしまった場合 自作ソフトで該当ＰＡＤ，ＶＩＡのみ
ＩＰ値を設定すれば良いので大した問題ではないですね
ほとんの人の場合 ソフトなんて作れないと反論されるでしょうが
これから（今まででも）自作ソフトを作る事は 職人が自分だけの
工具を作るのと同じ事で 良い仕事をするうえで避けて通れない道です
自分を考えても 本当に単純なＡＷＫを使えるだけで
本当にどれだけ恩恵を享受されてきたか図り知れないほどです
ＡＷＫは一度に開けるファイルハンドルに制限があるので
ＰＥＲＬも使ってはいますが ほとんどＡＷＫで事足ります
今回の仕事においても その場でＡＷＫでソフトを組み
欲しい情報を得てきました
手段が無いのをＣＡＤソフトのせいにしてはいけないのです
まあ してもいいけど したければいくらでもすれば良いけど
なんら解決はしないのです
ただ 欲求不満がたまるだけ ＤＲＥＡＭはへぼいと愚痴をこぼすだけ
なんら良い展開は開けませんね
それよりは現状を受け入れ 自分の取れる策を考えるべきです
あきらめるも一つの道です でもその道は行き止まりですね
それで２：は使える方法となりました
ところで０．５φランド０．２５φスルーホールの場合
ＧＡＰ ０．１ｍｍでＡ／Ｗするとして
内層プレーンはふたつのやり方に分かれます
通常のクリアランスを使う方法と
内層プレーンをべたパターンで塗りつぶす方法
実はこの差は大きいのでうＳ
上記ＶＩＡの場合 内層クリアランス径はどんなに小さくするように
交渉しても１．０５φが限度ですね
ところがパターンを引くと ＧＡＰ０．１ｍｍまでＯＫですから
０．７φの内層べたパターンが引ける訳です
何故？ かたやＶＩＡの中心から１．０５φまでしか銅箔がとれず
かたや０．７φまで銅箔をつけれるのです
その差は大きいですよ
リターンパスが確保出来るか 出来ないかの境目になりますね
何故 そのような差が出るかは知りません 過去の仕様をひきずって
このようになったのでしょう
自分からすれば手間を惜しめば 高くあがる という訳で
３：のやり方でＡ／Ｗを進めました
つまり内層プレーンも塗り潰しで作ったわけです
ですから１００Ｘ８０の基板なのに１８Ｍｂｙｔｅという
途方もない大きい量になってしまいました
この手の基板の場合 一番大事なのは正しいＰＡＤ、ＶＩＡの層設定を
する事 そして絶えずデータベースを確認する事です
その為データベースを読んで ＰＡＤ，ＶＩＡの層構成を
全て読み上げリスト表示するソフトを書きました
１日に１回はそのソフトを動かしチェックしました
この効果はありました 何かの弾みで想定外の層構成のＶＩＡを
打ってまいましたが
すぐ見つけ エデターで直接直してしまいました
上記のＶＩＡの層設定を具体的に示すと
Ｌ１−２ ＞ ＴＯＰ１，ＴＯＰ２
Ｌ２−７ ＞ ＴＯＰ２、３，４、ＢＯＴ４，３，２
Ｌ７−８ ＞ ＢＯＴ２，１
Ｌ１−８ ＞ ＴＯＰ１，２，３，４，ＢＯＴ４，３，２，１
となります
その為ドリル出力も最低４種類は必要になります
ＤＲＥＡＭではスルーホールの層構成を種類別に表示するコマンドは
ありますが ＯＳ／２版では動作するようですが
ＷＩＮ版ではうまく表示しません
自分のところには層別に切り分け別ファイルにするソフトがあるので
ＮＣ出力はそれで対応します
まあ このソフトは５０００円位で売ろうかと考えています
Ａ／Ｗに関して言うと ５０Ωと７５Ωの２種類のインピーダンス制御を
しなければいけません
その為下記のような基板構成にしました
これは自分で考え基板屋とお客に承認を求めました
ＴＯＰ１ ＞ ５０Ω＆ＧＮＤ Ｌ＝０．１０ Ｃｕ＝３５
絶縁厚み＝０．０６
ＴＯＰ２ ＞ ５０Ω＆ＧＮＤ Ｌ＝０．１５ Ｃｕ＝３５
絶縁厚み＝０．１０
ＴＯＰ３ ＞ ＧＮＤプレーン Ｃｕ＝３５
絶縁厚み＝０．２０
ＴＯＰ４ ＞ ７５Ω＆ＶＣＣ Ｌ＝０．１４ Ｃｕ＝３５
絶縁厚み＝０．６０
ＢＯＴ４ ＞ ７５Ω＆ＶＣＣ Ｌ＝０．１４ Ｃｕ＝３５
絶縁厚み＝０．２０
ＢＯＴ３（＝＝ＴＯＰ３）
絶縁厚み＝０．１０
ＢＯＴ２ ＞ ５０Ω＆ＧＮＤ Ｌ＝０．１５ Ｃｕ＝３５
絶縁厚み＝０．０６
ＢＯＴ１ ＞ ５０Ω＆ＧＮＤ Ｌ＝０．１ Ｃｕ＝３５
さて ＴＯＰ２，ＢＯＴ２のパターンはストリップになるのでは
ないかと考えましたが おそらくマイクロストリップとして
動作するはずです
ＴＯＰ１，ＢＯＴ１は部品が乗ります
パターンもそれなりに走るので 完全なストリップは構成せず
マイクロストリップと考える方が自然だと判断しました
まあ 部分的にはマイクロストリップとストリップの間を行ったり来たりで
しょうか
どこまでシビアに考えるかですが．．．
要は動作すれば良いのですから
インピーダンスをある程度の範囲で制御できそうなら
それよりも大事な作業があります
（判断できそうなのは パターン幅の変化、パターンの曲がり方での
インピーダンスの変化を大体予測できるからです）
それは一筆書き、終端抵抗の位置、基板断面で見た場合のＧＮＤガードです
おそらく一筆書きはこれからの主流になるでしょう
パターンを伝送線路と考え それを擬似同軸ケーブルと考えると
分岐はまず有り得ないですね
この業界もケーブルの勉強をしたほうが良いかもしれません
終端抵抗もどこに置くかですが 結論から言えば ドライブ回路から
一番遠い点（パターンによる）に置くほうが良いと考えました
基板断面でのＧＮＤガードですが ＶＣＣプレーンを囲むように
ＧＮＤプレーンを付けました
それによって１０Ｈ以上に効果があるかもしれません
試験場で仕入れた資料では個々の信号パターンよりも電源からの
ノイズの方がはるかに強いとのこと
基板断面からでる放射ノイズに対してはＶＣＣプレーンのまわりに
ＧＮＤプレーンを入れるのは効果的だと思います
Ａ／Ｗも終わり今は基板製造にかかっています
さてさて どんな基板になるか楽しみですが
このような仕様の基板も案外面白い面もありました
パスコンを電源層に接続するのも手間ですが
割と苦労せず 接続出来るのです
今までの全貫通ＶＩＡのみで内層接続するよりは
楽な面もあります
これでうまく行けば 一つの流れが出来るだろうと思います
最初に戻る