• 8層板
    最初に戻る
    年末から年始にかけて8層板をやりました 但し 部品面積と基板面積がそれほど変わらない代物なので 部品面からL1と振った場合 L1−2 レーザーVIA L2−L7 ブラインドVIA L7−L8 レーザーVIA L1−8 全貫通VIA という仕様です 実際 部品配置をしている間は目眩がしたものです 部品配置しながら 本当に基板になるものなのか CADではどのように設定をすべきか それなりに考え 実のところDREAMも改良を 加えてあります TOP1,TOP2又はBOT,2間のみのレーザーVIAでも 内層クリアランス、サーマルが発生する仕様になっているのですが 実際の基板では発生しては困るものです そこでCADでA/Wをするため次の三案考えました 1:レーザーVIAの内層クリアランス、サーマルを追加コマンドで   削除する 2:レーザーVIAの孔径を0.0にする 3:内層クリアランス、サーマルを使わない 1:についてサーマルを削除するコマンドは付けてもらいました しかしクリアランスを削除することは出来ませんでした PADデファインで孔径を設定してあると自動でクリアランスも 設定してしまいます 99.99%の基板では こうあるべきで 孔径があるのに クリアランスが0なのは基板不良です 0.01%の為に 99,99%を不良の危険性をおかすのは 本意ではありません 2:孔径を0.0にするのは我ながら良いアイデアでした これではクリアランスは発生しません サーマルもマニュアルでも自動でも発生しません NC出力はこの層構成のVIAのみ切り出して孔径を設定して NC出力すれば言い訳で問題はありませんね 但しデータベースを読み込む際にチェックが効いていて 孔径は0.0の場合内層にチェックが入っているPAD、VIAの 内層PAD,VIA径を強引に0.0にしてしまうようになっています これについては最新DREAMでは読み込み時チェックを付け 孔径0.0 内層チェックのあるPAD,VIAの内層ランド径を 0.0にするか、しないか の処理を通します 通常の基板の場合 なんの考慮もなく YESで良いです ビルドアップ仕様で2:の方法を取る場合 NOでデータを読み込む必要があります 忘れてYESで読み込んだ場合 すぐなら元データを読み返せば良いですが 作業を進めてしまった場合 自作ソフトで該当PAD,VIAのみ IP値を設定すれば良いので大した問題ではないですね ほとんの人の場合 ソフトなんて作れないと反論されるでしょうが これから(今まででも)自作ソフトを作る事は 職人が自分だけの 工具を作るのと同じ事で 良い仕事をするうえで避けて通れない道です 自分を考えても 本当に単純なAWKを使えるだけで 本当にどれだけ恩恵を享受されてきたか図り知れないほどです AWKは一度に開けるファイルハンドルに制限があるので PERLも使ってはいますが ほとんどAWKで事足ります 今回の仕事においても その場でAWKでソフトを組み 欲しい情報を得てきました 手段が無いのをCADソフトのせいにしてはいけないのです まあ してもいいけど したければいくらでもすれば良いけど なんら解決はしないのです ただ 欲求不満がたまるだけ DREAMはへぼいと愚痴をこぼすだけ なんら良い展開は開けませんね それよりは現状を受け入れ 自分の取れる策を考えるべきです あきらめるも一つの道です でもその道は行き止まりですね それで2:は使える方法となりました ところで0.5φランド0.25φスルーホールの場合 GAP 0.1mmでA/Wするとして 内層プレーンはふたつのやり方に分かれます 通常のクリアランスを使う方法と 内層プレーンをべたパターンで塗りつぶす方法 実はこの差は大きいのでうS 上記VIAの場合 内層クリアランス径はどんなに小さくするように 交渉しても1.05φが限度ですね ところがパターンを引くと GAP0.1mmまでOKですから 0.7φの内層べたパターンが引ける訳です 何故? かたやVIAの中心から1.05φまでしか銅箔がとれず かたや0.7φまで銅箔をつけれるのです その差は大きいですよ リターンパスが確保出来るか 出来ないかの境目になりますね 何故 そのような差が出るかは知りません 過去の仕様をひきずって このようになったのでしょう 自分からすれば手間を惜しめば 高くあがる という訳で 3:のやり方でA/Wを進めました つまり内層プレーンも塗り潰しで作ったわけです ですから100X80の基板なのに18Mbyteという 途方もない大きい量になってしまいました この手の基板の場合 一番大事なのは正しいPAD、VIAの層設定を する事 そして絶えずデータベースを確認する事です その為データベースを読んで PAD,VIAの層構成を 全て読み上げリスト表示するソフトを書きました 1日に1回はそのソフトを動かしチェックしました この効果はありました 何かの弾みで想定外の層構成のVIAを 打ってまいましたが すぐ見つけ エデターで直接直してしまいました 上記のVIAの層設定を具体的に示すと L1−2 > TOP1,TOP2 L2−7 > TOP2、3,4、BOT4,3,2 L7−8 > BOT2,1 L1−8 > TOP1,2,3,4,BOT4,3,2,1 となります その為ドリル出力も最低4種類は必要になります DREAMではスルーホールの層構成を種類別に表示するコマンドは ありますが OS/2版では動作するようですが WIN版ではうまく表示しません 自分のところには層別に切り分け別ファイルにするソフトがあるので NC出力はそれで対応します まあ このソフトは5000円位で売ろうかと考えています A/Wに関して言うと 50Ωと75Ωの2種類のインピーダンス制御を しなければいけません その為下記のような基板構成にしました これは自分で考え基板屋とお客に承認を求めました TOP1 > 50Ω&GND L=0.10 Cu=35   絶縁厚み=0.06 TOP2 > 50Ω&GND L=0.15 Cu=35   絶縁厚み=0.10 TOP3 > GNDプレーン       Cu=35   絶縁厚み=0.20 TOP4 > 75Ω&VCC L=0.14  Cu=35   絶縁厚み=0.60 BOT4 > 75Ω&VCC L=0.14  Cu=35   絶縁厚み=0.20 BOT3(==TOP3)   絶縁厚み=0.10 BOT2 > 50Ω&GND L=0.15 Cu=35   絶縁厚み=0.06 BOT1 > 50Ω&GND L=0.1 Cu=35 さて TOP2,BOT2のパターンはストリップになるのでは ないかと考えましたが おそらくマイクロストリップとして 動作するはずです TOP1,BOT1は部品が乗ります パターンもそれなりに走るので 完全なストリップは構成せず マイクロストリップと考える方が自然だと判断しました まあ 部分的にはマイクロストリップとストリップの間を行ったり来たりで しょうか どこまでシビアに考えるかですが... 要は動作すれば良いのですから インピーダンスをある程度の範囲で制御できそうなら それよりも大事な作業があります (判断できそうなのは パターン幅の変化、パターンの曲がり方での  インピーダンスの変化を大体予測できるからです) それは一筆書き、終端抵抗の位置、基板断面で見た場合のGNDガードです おそらく一筆書きはこれからの主流になるでしょう パターンを伝送線路と考え それを擬似同軸ケーブルと考えると 分岐はまず有り得ないですね この業界もケーブルの勉強をしたほうが良いかもしれません 終端抵抗もどこに置くかですが 結論から言えば ドライブ回路から 一番遠い点(パターンによる)に置くほうが良いと考えました 基板断面でのGNDガードですが VCCプレーンを囲むように GNDプレーンを付けました それによって10H以上に効果があるかもしれません 試験場で仕入れた資料では個々の信号パターンよりも電源からの ノイズの方がはるかに強いとのこと  基板断面からでる放射ノイズに対してはVCCプレーンのまわりに GNDプレーンを入れるのは効果的だと思います A/Wも終わり今は基板製造にかかっています さてさて どんな基板になるか楽しみですが このような仕様の基板も案外面白い面もありました パスコンを電源層に接続するのも手間ですが 割と苦労せず 接続出来るのです 今までの全貫通VIAのみで内層接続するよりは 楽な面もあります これでうまく行けば 一つの流れが出来るだろうと思います 最初に戻る
  •