大失敗

         最初に戻る

書くも恥ずかしい大失敗
でも書かないと誰かが同じ間違いをするかな？

内層プレーンも従来のようなネガイメージでなく
パターンや塗り潰しにより目的を持って銅を貼るかんじで
作業していました
そしてガーバー出力後　ふとした事から内層ＶＩＡのＬＡＹＥＲＳＷを
入れてないＶＩＡがあるのに気がつきました
それも２点　
１点は　とぼけてＮＣの差し替え（削除しても差し支えないＶＩＡだったので）
１点は　基板になってしまい部品実装中なので　平誤りで　ＶＩＡをドリルで
揉んで削ってください　とお願いしました

内層にパターンを入れて　明示的にプレーンを構成する手法を
取る事は間違いではないし　これからもやるつもりではいるけれど
対策がついていかなんだ

ああ　大失敗

対策はＤＲＣのＧＡＰ／ＣＯＮＴＡＣＴチェックをかける際
ブラインドのチェックをＯＮ／ＯＦＦと２種類かける事を薦めます

２ヶ月ぶりのＵＰＬＯＡＤがこんな記事とは．．．

         最初に戻る