ドーナッツ
最初に戻る
基板取り付け孔のドーナッツ形状は
部品化かその場毎でフィルを貼るか？
今までは取り付け孔周辺にドーナッツランドをつける場合
ドーナッツ形状を部品化していました
特に疑問を持たず そのようにしていたのですが
結果としてドーナッツの縁が基板の端に出てしまうことも
多々あり 基板屋で加工して（削って）もらう事となりました
「まあ そのぐらいは仕事しろや！」程度の考えだったのです
ところでＣＳｉ４版（次期５版とは分けて）では
ドーナッツ形状は出来ますが ＤＲＣの対象外という
恐ろしい現実に直面したわけです
なんだ！こりゃ 使えんわ！ と憤慨したもんですが
考えてみれば この仕様で使っている人もいる訳で
何かしらの方法はあるのでは？と考えてみた訳です
そこでドーナッツリングの近くにダミーの部品を置き
そこからベタを貼ることにしました
ＣＳｉの場合 ベタ貼りのＤＲＣには外形線も一つのパラメータとして
用意されているので
信号線間０．２ｍｍ 外形線間１．０ｍｍなどど
パラメータを変えてベタを発生しなおします
レジストのベタはどうしようかと考えたのですが
これは別途貼るのではなく取り付け孔のレジスト設定を変えて
対応することにしました
通常（自分の中で）３．５φの取り付け孔のレジストは３．７φ程度に
しておき 別途レジスト層で必要に応じてレジストデータを追加して
きました
何故か？と問われれば ．．．．．
昔のＣＡＤがレジスト逃げをガーバー出力時にしか設定できず
その際のレジスト設定を１種類に統一したかったからですね
例えば ＋０．２ｍｍ という按配にです
其の以外の場合は別個レジスト層でライン、円弧データの組み合わせで
作成しておく
そうすればガーバー出力時のポカミスを防げる という寸法です
ＤＲＥＡＭの場合 ガーバー出力時のレジスト径の個別パラセットは
ありません
あくまでＣＡＤの生データでの設定で出力されるので
取り付け孔のレジストを必要に応じて１０φにしておくことも
出きる訳ですね
まあ 過去のしがらみに囚われてきている訳です
そしてそれでも問題なかったわけですね
ＣＳｉの場合 レジスト設定は部品データにでも
ガーバー出力時にルールに基ずく生成も出来ます
便利？なのでしょうか
自分の場合 いろいろ考えて 部品にレジストデータを持たせる方法に
統一することにしました
まず部品ＰＡＤとレジストの関係が一様ではないからです
部品によっては ＰＡＤ径＞レジスト径のものが有り
今後これが増えていくと思われるからです
そしてＰＡＤ＝レジスト も混在するのです
ＣＳｉではそれらの部品をクラス分けして
レジスト生成のパラメータを分ける事が出来ます
この部品グループのレジストはー０．２ｍｍ
このグループは ＋０．１ｍｍ とかの按配です
ＣＡＤの売りとしては どんなものでも対応できて
自由でよい となるのでしょうが
少なくとも自分の環境では 間違いの元だな と思うのですね
そしてガーバー出力時に生成するので 通常の設計時に
シルク＋レジスト＋パターンで重なり具合を見ることも
出来ないです
ＤＲＥＡＭではレジストがオーバーラップしているパターンを
見つけ出すＤＲＣが備わっていますが
ＣＳｉでは当然無いのです（通常のデータでは個別のレジストが無いので）
ＣＳｉの方が楽になるかな と思う要素もあるのですが
ＣＡＭ絡みのＤＲＣでは心配の種ですね
目視のウエイトが多くなりそうです
ＣＳｉ５版が出たら ＡＳＣＩＩデータから
ＰＡＤとレジストの一覧とオフセット寸法のリストを出す
ソフトを組もうと考えています
何時になればソフト作成をしなくても良くなるのかな
フィルを４層分貼ると ＶＩＡ打ちが難しい
これは４層以上の基板でＧＮＤべたを内層ＧＮＤプレーンに
ＶＩＡで多数接続しなければいけないのですが
実際問題がちがちにベタを貼ってしまうと
ＶＩＡを打てるポイントがわからなくなってしまうのです
でもなるべく多く打たねばいけないのです
前は目を皿のようにして場所を捜してＶＩＡをおきましたが
はっきり言ってすぐ嫌になってしまいます
最近も同じ要求がだされ 仕方なく
ベタを特定の場所単位で全層削除してＶＩＡをおくようにしました
普通は近くの部品のＧＮＤ ＰＡＤからパターンで誘導してくるのですが
ＶＩＡを部品化して ＧＮＤネットをつけ
それをコピーしてどんどん置くようにしました
そうすれば周りをパターンで囲まれ ＧＮＤ ＰＡＤから
結線できない場所でも置けます
結果として内層プレーンで繋がれば良し な訳です
ＶＩＡによっては表面層ではＧＮＤと繋がらないけれど
内層ＧＮＤプレーン同士でのみ繋がったという個所もあります
これも充分に価値はありますからね
やらないよりは はるかにましです
そしてベタを貼りなおしです
まあ 手間はかかりますよ
でもね これで少しは良い基板になるかな という
思いだけですね
お金が多く貰える訳でもないしね
Ｃ−Ｌ−Ｃフィルターで Ｌに高周波電流が流れない訳
（自信ない推論）
これはコモンモードノイズで考えるといいかも知れません
普通の回路図ではＧＮＤが下側 高電位側が上側に書かれています
そうすると一度ＧＮＤ側に降りたノイズが何故
電位の高いほうに上がっていくのだろうと思っちゃう訳ですね
でも回路図の電位差を意識せず
回路図を机におくと 机からの距離は ＧＮＤも５Ｖ回路も信号も
同じでしょ
（あたりまえだけど）
コモンモードノイズからは 回路図がおそらくそのように見えるのですよ
つまり５ＶもＧＮＤも信号パターンも関係ないのです
そうすれば嫌なコイル？があれば それを逃げて通るのですね
（逃げるルートがあれば！後述）
違うかな？
違うと反論がきそう 問題外と相手にされんでしょうね
しかし現在は自分の中の解釈は其の程度です
さて コイルを有効に使うにはどうしたらよいか？
具体的な対策を考えるのが学者と現場の違いですね
現時点での対策はですね
ノイズ流出源とコイルをＶＩＡを使わず同じ面で最短で繋ぐ事です
コイルまでにＶＩＡを経由すると ＶＩＡがコンデンサーの役割を
果たしてしまい このコンデンサー経由でコモンノイズは
コイルを迂回するでしょう
これに関して 近い将来実証出来そうなＡ／Ｗが出るので
試してみるつもりです
最初に戻る